本書涵蓋VerilogHDL的廣泛內容,對邏輯合成部份有深入的探討並輔以實例說明。本書內容包含運用Verilog、階層模組的觀念、Verilog的基本概念、邏輯閘層次模型、資料處理模組、行為模型、任務與函數、有用的程式技巧及高階Verilog的邏輯設計、本書適合作為大學電子、資工「VHDL設計」、「VHDL晶片設計」等課程所使用。 ■本書優點特色 1.本書涵蓋Verilog的廣泛內容,包含基礎Verilog語言到高階Verilog語言,都有詳盡的分析與討論。2.本書對Verilog語言有充份的探討及實例說明,能幫助讀者了解Verilog的程式結構,進而學會完成設計IC的方法。